台湾专利TW201320100A 半導體裝置，具有該裝置之半導體系統及其操作方法

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
一種半導體裝置包括：一資料儲存單元，其經組態以接收輸入資料，以邏輯位準之間的一電壓位準差輸出該輸入資料，且輸出邏輯位準與該輸入資料區別之比較資料；一測試操作單元，其經組態以在藉由一測試進入命令及一測試退出命令所界定之一測試操作週期期間回應於電壓位準係回應於一位準測試碼判定之一資料參考電壓而週期性地判定測試資料之一邏輯位準，且藉由比較該比較資料之一邏輯位準與該測試資料之該邏輯位準而產生一測試結果信號；及一測試操作感測信號產生單元，其經組態以產生一測試操作感測信號，該測試操作感測信號係回應於該測試進入命令而啟動且回應於該測試結果信號而取消啟動。
公开号:TW201320100A
申请号:TW101108749
申请日:2012-03-14
公开日:2013-05-16
发明作者:Jeong-Hun Lee
申请人:Hynix Semiconductor Inc；
IPC主号:G11C29-00

专利说明:
半導體裝置，具有該裝置之半導體系統及其操作方法
本發明之例示性實施例係關於一種半導體設計技術，且更特定言之，係關於用於在半導體裝置中產生資料參考電壓之該半導體裝置、包括該半導體裝置之半導體系統，及其操作方法。
本申請案主張在2011年11月8日申請之韓國專利申請案第10-2011-0116017號的優先權，該案之全部內容以引用之方式併入本文中。
在諸如雙資料速率類型四(double data rate type four,DDR4)記憶體裝置之低功率及高速半導體裝置中，界定資料輸入緩衝器之參考電壓位準的資料參考電壓VREF_DQ之訓練測試執行於半導體裝置中。
為了執行訓練測試，半導體控制器將6位元位準訓練碼提供至半導體裝置，且半導體裝置藉由回應於6位元位準訓練碼而調整資料參考電壓VREF_DQ之位準來在該半導體裝置中產生資料參考電壓VREF_DQ。
在習知半導體裝置中，半導體控制器產生資料參考電壓VREF_DQ且將所產生之資料參考電壓VREF_DQ提供至半導體裝置。然而，在上文所述之組態中，資料參考電壓VREF_DQ產生於半導體裝置中，且結果，將感測在半導體裝置外部之參數使得可獲得訓練測試之結果。舉例而言，訓練測試之結果可為直至資料參考電壓VREF_DQ達到目標位準所花費之時間。
當直接感測到該參數時，歸因於監視墊及感測設備之電容性及負載元件，所量測之參數可能並非準確的。
更具體言之，儘管使用諸如奈秒之小單位來量測參數，但感測不在半導體裝置中之參數難以準確地量測。
因此，當資料參考電壓VREF_DQ並非正常地產生於半導體裝置中時，可能不能準確地感測資料參考電壓VREF_DQ。
本發明之一實施例係有關操作以準確地感測參數(諸如，在資料參考電壓達到目標位準時之時間)之半導體裝置、具有該半導體裝置之半導體系統，及其操作方法。
本發明之另一實施例係有關甚至在半導體裝置之操作頻率極高時仍使得穩定之感測操作能夠執行之半導體裝置、具有該半導體裝置之半導體系統，及其操作方法。
根據本發明之一實施例，一種半導體裝置包括：一資料儲存單元，其經組態以接收輸入資料，以邏輯位準之間的一第一電壓位準差輸出該輸入資料，且輸出邏輯位準與該輸入資料之邏輯位準區別的比較資料；一測試操作單元，其經組態以在藉由一測試進入命令及一測試退出命令所界定之一測試操作週期期間回應於電壓位準係回應於一位準測試碼判定之一資料參考電壓而週期性地判定測試資料之一邏輯位準，且藉由比較該比較資料之一邏輯位準與該測試資料之該邏輯位準而產生一測試結果信號；及一測試操作感測信號產生單元，其經組態以產生一測試操作感測信號，該測試操作感測信號係回應於該測試進入命令而啟動且回應於該測試結果信號而取消啟動。
根據本發明之另一實施例，一種半導體系統包括：一半導體控制器，其經組態以在一測試準備操作週期期間輸出比較資料，在一測試操作週期期間輸出值週期性地改變之一位準測試碼及測試資料，且回應於一半導體裝置之一輸出信號而感測該位準測試碼達到一目標值所花費的一時間；及該半導體裝置，其經組態以在該測試準備操作週期期間儲存該比較資料之一邏輯位準，在該測試操作週期期間回應於該位準測試碼而判定一資料參考電壓之一電壓位準，回應於該資料參考電壓而決定該測試資料之一邏輯位準，且藉由比較該測試資料之該邏輯位準與該比較資料之該邏輯位準而產生該輸出信號。
根據本發明之又一實施例，一種用於操作一半導體系統之方法包括：回應於來自一半導體控制器之一測試準備進入命令、比較資料及一測試準備退出命令而進入一半導體裝置之一測試準備週期，藉由控制該半導體裝置中之該比較資料的邏輯位準而儲存該比較資料，且自該半導體裝置之該測試準備操作週期退出；自該半導體控制器輸出一測試進入命令，自該半導體控制器輸出具有週期性地改變之一值的一位準測試碼及對應於週期之數目的測試資料，且在輸出一測試進入命令之一測試操作之後自該半導體控制器輸出一測試退出命令；在回應於該測試進入命令及該測試退出命令所界定之一測試操作週期中回應於該位準測試碼及該測試資料而週期性地判定該半導體裝置中之一資料參考電壓的一電壓位準，基於該半導體裝置中之該資料參考電壓而決定該測試資料之一邏輯位準，且藉由比較該測試資料之該邏輯位準與該比較資料而自該半導體裝置輸出一測試操作感測信號；及回應於該測試操作感測信號而判定直至該位準測試碼之該值在該半導體控制器中達到一目標值所花費的一時間。
下文將參看隨附圖式更詳細地描述本發明之例示性實施例。然而，本發明可以不同形式體現且不應被解釋為限於本文所闡述之實施例。更確切而言，提供此等實施例，使得本發明將為詳盡且完整的，且將向熟習此項技術者充分傳達本發明之範疇。遍及本發明，相似參考數字遍及本發明之各個圖式及實施例指代相似部分。
圖1A及圖1B為說明根據本發明之實施例的半導體裝置之組態的方塊圖。圖1C為特定地說明圖1A及圖1B中所說明之測試結果信號產生單元的電路圖。圖1D為說明圖1A及圖1B中所說明之測試操作感測信號產生單元的電路圖。
參看圖1A，根據本發明之實施例的半導體裝置包括資料儲存單元100、測試操作單元140、測試操作感測信號產生單元160、資料輸入緩衝器120及模式暫存器設定(MRS)110。
MRS 110藉由產生測試準備啟用信號TS_PENABLE而界定測試準備操作週期。測試準備啟用信號TS_PENABLE係回應於測試準備進入命令TS_PENTRY及測試準備退出命令TS_PEXIT而啟動，該等命令係自在半導體裝置外部之電路施加。此外，MRS 110藉由產生測試啟用信號TS_ENABLE而界定測試操作週期。測試啟用信號TS_ENABLE係回應於測試進入命令TS_ENTRY及測試退出命令TS_EXIT而啟動，該等命令係自在半導體裝置外部之電路施加。
資料輸入緩衝器120回應於自在半導體裝置外部之電路所施加之資料輸入命令WT而緩衝自在半導體裝置外部之電路所施加的資料EX_DATA。自資料輸入緩衝器120所輸出之資料在測試準備操作週期中變為比較資料COMP_PDATA，且自資料輸入緩衝器120所輸出之資料在測試操作週期中變為測試資料TS_PDATA。更具體言之，自資料輸入緩衝器120所輸出之資料根據何時施加資料而為比較資料COMP_PDATA或測試資料TS_PDATA。實務上，比較資料COMP_PDATA及測試資料TS_PDATA為具有相同資料型樣之資料。
資料儲存單元100接收比較資料COMP_PDATA且輸出所接收之比較資料COMP_PDATA，且以邏輯位準之間的第一電壓位準差輸出輸入資料，使得該資料之邏輯位準與比較資料COMP_PDATA之邏輯位準區別。
詳細言之，資料儲存單元100包括多用途暫存器102及資料鎖存器104。
多用途暫存器102儲存比較資料COMP_PDATA，比較資料COMP_PDATA具有在測試準備操作週期中所設定之資料型樣，且多用途暫存器102輸出比較資料COMP_PDATA作為比較資料COMP_SDATA。僅供參考，測試準備操作週期為測試準備啟用信號TS_PENABLE經啟動之週期，且測試準備啟用信號TS_PENABLE係藉由測試準備進入命令TS_PENTRY及測試準備退出命令TS_PEXIT而啟動。
資料鎖存器104鎖存比較資料COMP_SDATA，其以電源電壓VDD與接地電壓VSS之間的電壓位準差輸出輸入資料，使得所鎖存之比較資料COMP_DATA之邏輯位準與比較資料COMP_SDATA之邏輯位準區別。以電源電壓VDD與接地電壓VSS之間的電壓位準差輸出輸入資料可被稱為電壓位準之擺動。
僅供參考，比較資料可劃分為儲存於多用途暫存器102中之比較資料COMP_PDATA、比較資料COMP_SDATA，及經由資料鎖存器104鎖存之比較資料COMP_DATA。此等三個比較信號根據操作程序係用於說明之目的，且該三個比較信號之值彼此相同。因此，該三個比較資料信號將在以下描述中被稱為比較資料COMP_DATA。比較資料COMP_DATA可為包括複數個位元之信號。
測試操作單元140在測試操作週期期間回應於資料參考電壓VREF_DQ之邏輯位準而判定測試資料TS_PDATA之邏輯位準且輸出測試資料TS_DATA。資料參考VREF_DQ具有回應於自在半導體裝置外部之電路所施加的位準測試碼TS_LVCD<0：N>而判定的電壓位準。僅供參考，測試操作週期為測試啟用信號TS_ENABLE經啟動之週期。此外，測試操作單元140藉由比較該比較資料COMP_DATA之邏輯位準與該測試資料TS_DATA之邏輯位準而產生測試結果信號TS_RESULT。
詳細言之，測試操作單元140包括資料參考電壓輸出單元142、邏輯位準決策單元144及測試結果信號產生單元146。
資料參考電壓輸出單元142在測試操作週期期間回應於自在半導體裝置外部之電路所施加的位準測試碼TS_LVCD<0：N>而判定在高於接地電壓VSS之最小電壓位準與低於電源電壓VDD之電壓位準的最大電壓位準之間的參考電壓VREF_DQ之電壓位準。最小電壓位準及最大電壓位準可改變且設定為不同值。舉例而言，當位準測試碼TS_LVCD<0：N>係由6位元碼TS_LVCD<0：5>組成且具有最小值(亦即，TS_LVCD<0：5>='000000')時，資料參考電壓輸出單元142將參考電壓VREF_DQ之電壓位準設定為最小電壓位準。當位準測試碼TS_LVCD<0：N>具有最大值(亦即，TS_LVCD<0：5>='111111')時，資料參考電壓輸出單元142將參考電壓VREF_DQ之電壓位準設定為最大電壓位準。若位準測試碼TS_LVCD<0：N>具有在最大值與最小值之間的中間值(例如，TS_LVCD<0：5>='011111')，則資料參考電壓輸出單元142將參考電壓VREF_DQ之電壓位準設定為藉由將最大電壓位準與最小電壓位準之總和減半所獲得的電壓位準。
邏輯位準決策單元144回應於參考電壓VREF_DQ之電壓位準而判定在測試啟用信號TS_ENABLE經啟動時在測試操作週期中所設定之每一時間週期所施加的測試資料TS_PDATA之邏輯位準，且邏輯位準決策單元144輸出測試資料TS_DATA。
更具體言之，當測試資料TS_PDATA之電壓位準高於資料參考電壓VREF_DQ之電壓位準時，邏輯位準決策單元144將所輸出之測試資料TS_DATA的邏輯位準設定為邏輯高位準。當測試資料TS_PDATA之電壓位準低於資料參考電壓VREF_DQ之電壓位準時，邏輯位準決策單元144將所輸出之測試資料TS_DATA的邏輯位準設定為邏輯低位準。
將一起描述資料參考電壓輸出單元142及邏輯位準決策單元144之操作。
隨著位準測試碼TS_LVCD<0：N>之值改變，資料參考電壓輸出單元142亦改變資料參考電壓VREF_DQ之電壓位準，且邏輯位準決策單元144回應於資料參考電壓VREF_DQ之電壓位準而判定測試資料TS_DATA之邏輯位準。
因此，測試資料TS_DATA之邏輯位準可取決於位準測試碼TS_LVCD<0：N>之值而改變。
僅供參考，測試資料可分類為自資料輸入緩衝器120所施加之測試資料TS_PDATA，及具有由邏輯位準決策單元144所判定之邏輯位準的測試資料TS_DATA。該兩個測試資料信號將在以下描述中被稱為測試資料TS_DATA。測試資料TS_DATA可為包括複數個位元之信號。
測試結果信號產生單元146產生測試結果信號TS_RESULT，該測試結果信號TS_RESULT係在自邏輯位準決策單元144所輸出之測試資料TS_DATA的邏輯位準與儲存於資料儲存單元100中之比較資料COMP_DATA的邏輯位準相同時啟動。
參看圖1C，將描述測試結果信號產生單元146之詳細電路。
參看圖1C，當測試資料TS_DATA之位元TS_DATA<1>、TS_DATA<2>、TS_DATA<3>、TS_DATA<4>、TS_DATA<5>、TS_DATA<6>、TS_DATA<7>及TS_DATA<8>中的每一者分別與比較資料COMP_DATA之位元COMP_DATA<1>、COMP_DATA<2>、COMP_DATA<3>、COMP_DATA<4>、COMP_DATA<5>、COMP_DATA<6>、COMP_DATA<7>及COMP_DATA<8>中的每一者相同時，測試結果信號產生單元146啟動以取消啟動狀態初始化之測試結果信號TS_RESULT。
僅供參考，圖1C說明測試資料TS_DATA及比較資料COMP_DATA中之每一者係由8個位元構成之信號。然而，若測試資料或比較資料為具有多於8個位元或少於8個位元之信號，則可修改電路。
儘管圖1C說明測試資料TS_DATA之位元分別直接與比較資料COMP_DATA之彼等位元比較，但任何比較方法可包括於本發明之範疇中，只要比較方法為可比較測試資料TS_DATA之邏輯位準與比較資料COMP_DATA之邏輯位準的比較方法即可。舉例而言，比較藉由壓縮由複數個位元構成之測試資料TS_DATA所獲得的結果與藉由壓縮由複數個位元構成之比較資料COMP_DATA所獲得的結果之方法可包括於本發明之範疇中。
將一起描述資料參考電壓輸出單元142、邏輯位準決策單元144及測試結果信號產生單元146之操作。
隨著位準測試碼TS_LVCD<0：N>之值改變，資料參考電壓輸出單元142亦改變資料參考電壓VREF_DQ之電壓位準，且邏輯位準決策單元144回應於資料參考電壓VREF_DQ之電壓位準而判定測試資料TS_DATA之邏輯位準。測試結果信號產生單元146比較測試資料TS_DATA之邏輯位準與比較資料COMP_DATA之邏輯位準，且在測試資料TS_DATA與比較資料COMP_DATA相同時啟動測試結果信號TS_RESULT。
當測試資料TS_DATA及比較資料COMP_DATA係如上文所述自資料輸入緩衝器120輸入時，測試資料TS_DATA及比較資料COMP_DATA具有相同資料型樣。因此，當比較測試資料TS_DATA與比較資料COMP_DATA之電壓位準擺動型樣時，該等電壓位準擺動型樣彼此相同。
然而，由於使比較資料COMP_DATA之電壓位準擺動處於電源電壓VDD之位準與接地電壓VSS之位準之間，因此正確地決定比較資料COMP_DATA之邏輯位準。另一方面，由於測試資料TS_DATA之邏輯位準係基於資料參考電壓VREF_DQ之電壓位準(其係回應於位準測試碼TS_LVCD<0：N>而波動)而決定，因此測試資料TS_DATA之邏輯位準可取決於位準測試碼TS_LVCD<0：N>之值而具有不同於比較資料COMP_DATA之值。
因此，在已具有相同電壓位準擺動型樣之比較資料COMP_DATA及測試資料TS_DATA具有不同邏輯位準的情況下，用於決定測試資料TS_DATA之邏輯位準的資料參考電壓VREF_DQ之電壓位準處於不正確狀態。相反，在已具有相同電壓位準擺動型樣之比較資料COMP_DATA及測試資料TS_DATA具有相同邏輯位準的情況下，用於決定測試資料TS_DATA之邏輯位準的資料參考電壓VREF_DQ之電壓位準處於正確狀態。
更具體言之，當自測試結果信號產生單元146所輸出之測試結果信號TS_RESULT並未啟動時，資料參考電壓VREF_DQ具有異常位準。相反，當自測試結果信號產生單元146所輸出之測試結果信號TS_RESULT經啟動時，資料參考電壓VREF_DQ具有正常位準。
換言之，當自測試結果信號產生單元146所輸出之測試結果信號TS_RESULT並未啟動時，位準測試碼TS_LVCD<0：N>具有異常值。相反，當自測試結果信號產生單元146所輸出之測試結果信號TS_RESULT經啟動時，位準測試碼TS_LVCD<0：N>具有正常值。
測試操作感測信號產生單元160產生測試操作感測信號TS_SENS，該測試操作感測信號TS_SENS係回應於測試進入命令TS_ENTRY而啟動且回應於測試結果信號TS_RESULT而取消啟動。
參看圖1D，將描述測試操作感測信號產生單元160之詳細電路。具體言之，測試操作感測信號產生單元160包括PMOS電晶體P1及P2以及NMOS電晶體N1及N2。PMOS電晶體P1及P2判定：在測試啟用信號TS_ENABLE經啟動時，測試操作感測信號TS_SENS在測試操作週期中回應於測試結果信號TS_RESULT而取消啟動至邏輯高位準。NMOS電晶體N1及N2判定：在測試啟用信號TS_ENABLE經啟動時，測試操作感測信號TS_SENS在測試操作週期中回應於測試進入命令TS_ENTRY而啟動至邏輯低位準。
因此，測試操作感測信號產生單元160允許測試操作感測信號TS_SENS(其在初始狀態下取消啟動至邏輯高位準)回應於經雙態觸發至邏輯高位準之測試進入命令TS_ENTRY而啟動至邏輯低位準。此外，測試操作感測信號產生單元160允許測試操作感測信號TS_SENS回應於經雙態觸發至邏輯低位準之測試結果信號TS_RESULT而取消啟動至邏輯高位準。
測試操作感測信號TS_SENS自邏輯低位準之啟動狀態至邏輯高位準之取消啟動狀態的轉變意謂：資料參考電壓VREF_DQ自資料參考電壓VREF_DQ具有異常位準之狀態改變為資料參考電壓VREF_DQ具有正常位準之狀態。
換言之，測試操作感測信號TS_SENS自邏輯低位準之啟動狀態至邏輯高位準之取消啟動狀態的轉變意謂：位準測試碼TS_LVCD<0：N>自位準測試碼TS_LVCD<0：N>具有異常值之狀態改變為位準測試碼TS_LVCD<0：N>具有正常值之狀態。
由於測試操作感測信號TS_SENS係在測試進入命令TS_ENTRY經雙態觸發至邏輯高位準時啟動至邏輯低位準，因此自測試操作感測信號TS_SENS啟動至邏輯低位準之時間點至測試操作感測信號TS_SENS取消啟動至邏輯高位準之時間點的週期為對位準測試碼TS_LVCD<0：N>之值及資料參考電壓VREF_DQ之位準執行訓練測試的週期。
訓練測試經執行以識別位準測試碼TS_LVCD<0：N>之哪一值具有正常值，同時在值之範圍內順序地改變位準測試碼TS_LVCD<0：N>之值。
類似地，訓練測試經執行以識別資料參考電壓VREF_DQ之哪一電壓位準具有正常電壓位準，同時在電壓位準之特定範圍內順序地改變資料參考電壓VREF_DQ的電壓。
結果，測試操作感測信號TS_SENS之啟動週期的長度可為資料參考電壓VREF_DQ之電壓位準經由訓練測試達到目標位準之時間。
可使用以下兩種方法來說明用於感測測試操作感測信號TS_SENS之長度的方法。
首先，如圖1A中所說明，經由設定輸出墊PAD將測試操作感測信號TS_SENS輸出至在半導體裝置外部之電路。在此方法中，使用特定測試設備來感測啟動測試操作感測信號TS_SENS之長度。
如圖1B中所說明，經由啟動週期計數器190對源時脈CLK在測試操作感測信號TS_SENS之啟動週期期間雙態觸發之次數進行計數，且隨後經由設定輸出墊PAD將計數值輸出至在半導體裝置外部之電路。在此方法中，經由計數值來感測啟動測試操作感測信號TS_SENS之長度。
圖2為說明根據本發明之實施例的圖1A至圖1D中所說明之半導體裝置之操作的時序圖。
參看圖2，根據本發明之實施例的圖1A至圖1D中所說明之半導體裝置中的每一者在測試啟用信號TS_PENABLE回應於測試準備進入命令TS_PENTRY之雙態觸發而啟動時進入測試準備操作週期，且半導體裝置回應於測試準備退出命令TS_PEXIT之雙態觸發而自測試準備操作週期退出。
因而，比較資料COMP_DATA係在測試準備操作週期中經由資料輸入緩衝器120回應於資料輸入命令WT之雙態觸發而施加，該測試準備操作週期係藉由測試準備進入命令TS_PENTRY及測試準備退出命令TS_PEXIT界定。
半導體裝置回應於測試進入命令TS_ENTRY之雙態觸發而進入測試操作週期，且半導體裝置回應於測試退出命令TS_EXIT之雙態觸發而自測試操作週期退出。
因而，測試資料TS_DATA係在測試操作週期中之設定時間點經由資料輸入緩衝器120回應於資料輸入命令WT之雙態觸發而施加。
資料參考電壓VREF_DQ之電壓位準在測試操作週期中升高。更具體言之，儘管未直接說明於圖2中，但隨著位準測試碼TS_LVCD<0：N>之值自最小值朝向目標值順序地增大，資料參考電壓VREF_DQ之電壓位準亦自所設定之最小位準朝向目標位準升高。
測試資料TS_DATA之邏輯位準係回應於資料參考電壓VREF_DQ之電壓位準而決定。結果，在資料參考電壓VREF_DQ之電壓位準接近最小位準之狀態下，不可正常地決定測試資料TS_DATA之邏輯位準。然而，隨著資料參考電壓VREF_DQ之電壓位準達到目標位準同時連續地升高，可正常地決定測試資料TS_DATA之邏輯位準。若資料參考電壓VREF_DQ之電壓位準達到目標位準，則可正確地決定所有測試資料TS_DATA之邏輯位準。
另外，測試操作感測信號TS_SENS係回應於重設信號RESET而初始化為邏輯高位準，且隨後回應於測試進入命令TS_ENTRY而啟動至邏輯低位準。更具體言之，測試進入命令TS_ENTRY係在資料參考電壓VREF_DQ之電壓位準開始增大的時間點啟動至邏輯低位準。
隨後，測試操作感測信號TS_SENS回應於藉由增大而達到目標位準的資料參考電壓VREF_DQ之電壓位準而取消啟動至邏輯高位準。更具體言之，測試操作感測信號TS_SENS係在資料參考電壓VREF_DQ之電壓位準達到目標位準的時間點之後於測試資料TS_DATA之邏輯位準與比較資料COMP_DATA之邏輯位準相同時取消啟動至邏輯高位準。
因此，測試操作感測信號TS_SENS之啟動週期為自資料參考電壓VREF_DQ之電壓位準改變的時間點至資料參考電壓VREF_DQ之電壓位準達到目標位準之時間點的週期。
換言之，測試操作感測信號TS_SENS之啟動週期為自位準測試碼TS_LVCD<0：N>之值改變的時間點至位準測試碼TS_LVCD<0：N>之值達到目標值之時間點的週期。
為說明之目的，測試操作感測信號TS_SENS之啟動週期的長度(說明於圖2中)劃分為週期「A」及週期「B」。此處，週期「B」表示直至測試資料TS_DATA回應於資料輸入命令WT之施加而輸入所花費的延遲時間。該延遲時間係能夠預先計算之值。
因此，自資料參考電壓VREF_DQ之電壓位準改變的時間點至資料參考電壓VREF_DQ之電壓位準達到目標位準之時間點的週期為藉由對應於來自測試操作感測信號TS_SENS之啟動週期之長度的週期「B」之長度所獲得的週期。
換言之，自位準測試碼TS_LVCD<0：N>之值改變的時間點至位準測試碼TS_LVCD<0：N>之值達到目標值之時間點的週期為藉由對應於來自測試操作感測信號TS_SENS之啟動週期之長度的週期B之長度所獲得的週期。
圖3A及圖3B為說明根據本發明之實施例的具有圖1A及圖1B中所說明之半導體裝置之半導體系統的方塊圖。
參看圖3A，根據本發明之實施例的半導體系統包括半導體控制器300及半導體裝置320。此處，半導體控制器300包括資料產生單元302、命令產生單元304、碼產生單元306及感測單元308。半導體裝置320包括資料儲存單元321、測試操作單元324、測試操作感測信號產生單元326、資料輸入緩衝器322及模式暫存器設定(MRS)323。
半導體控制器300輸出具有在測試準備操作週期期間所設定之資料型樣的比較資料COMP_DATA，且回應於在測試操作週期期間之每一設定時間改變的測試資料TS_DATA之電壓位準而輸出位準測試碼TS_LVCD<0：N>。半導體控制器300回應於自半導體裝置320所輸出之信號TS_SENS而感測位準測試碼TS_LVCD<0：N>達到目標值之時間點。
若半導體控制器300之命令產生單元304產生測試準備進入命令TS_PENTRY及測試準備退出命令TS_PEXIT且隨後將所產生之命令提供至半導體裝置320，則MRS 323藉由判定測試準備啟用信號TS_PENABLE是否回應於測試準備進入命令TS_PENTRY及測試準備退出命令TS_PEXIT而啟動來界定測試準備操作週期。
類似地，若半導體控制器300之命令產生單元304產生測試進入命令TS_ENTRY及測試退出命令TS_EXIT且隨後將所產生之命令提供至半導體裝置320，則MRS 323藉由判定測試啟用信號TS_ENABLE是否回應於測試進入命令TS_ENTRY及測試退出命令TS_EXIT而啟動來界定測試操作週期。
若半導體控制器300之命令產生單元304將藉由資料產生單元302所產生之資料EX_DATA提供至半導體裝置320，同時將資料輸入命令WT提供至半導體裝置320，則半導體裝置320之資料輸入緩衝器322接收資料EX_DATA且緩衝所接收之資料EX_DATA。另外，自半導體裝置320之資料輸入緩衝器322所緩衝及輸出的資料在測試準備操作週期中變為比較資料COMP_PDATA且在測試操作週期中變為測試資料TS_PDATA。更具體言之，根據何時自半導體控制器300施加資料而劃分自半導體控制器300所施加之比較資料COMP_PDATA及自半導體控制器300所施加之測試資料TS_PDATA。此處，比較資料COMP_PDATA及測試資料TS_PDATA具有相同資料型樣。
半導體控制器300之碼產生單元306產生位準測試碼TS_LVCD<0：N>且將位準測試碼TS_LVCD<0：N>提供至半導體裝置320。另外，改變位準測試碼TS_LVCD<0：N>之值的方法(例如)如下。
首先，半導體控制器300之碼產生單元306可將位準測試碼TS_LVCD<0：N>自最小值順序地增大至目標值，且隨著位準測試碼TS_LVCD<0：N>增大而將位準測試碼TS_LVCD<0：N>提供至半導體裝置320。此處，目標值大於最小值且與最大值相同或小於最大值。另外，半導體裝置320之資料參考電壓輸出單元3242將資料參考電壓VREF_DQ之電壓位準自高於接地電壓VSS之最小電壓位準改變為低於電源電壓VDD之電壓位準的目標電壓位準。
半導體控制器300之碼產生單元306可將位準測試碼TS_LVCD<0：N>自最大值順序地減小至目標值，且隨著位準測試碼TS_LVCD<0：N>減小而將位準測試碼TS_LVCD<0：N>提供至半導體裝置320。此處，目標值小於最大值且與最小值相同或大於最小值。另外，半導體裝置320之資料參考電壓輸出單元3242將資料參考電壓VREF_DQ之電壓位準自低於電源電壓VDD之電壓位準的最大電壓位準改變為高於接地電壓VSS之電壓位準的目標電壓位準。
半導體控制器300之感測單元308可回應於測試進入命令TS_ENTRY及測試操作感測信號TS_SENS而感測直至位準測試碼TS_LVCD<0：N>自最小值或最大值達到目標值所花費的時間。可(例如)藉由基於操作時脈之雙態觸發感測該時間或藉由產生具有快於操作時脈之頻率的頻率之任意時脈及基於任意時脈之雙態觸發感測該時間來執行感測方法。
半導體裝置320之資料儲存單元321在測試準備操作週期中接收自半導體控制器300所施加之比較資料COMP_DATA，且以設定之電壓位準差使所接收之比較資料COMP_DATA擺動，以使得擺動資料之邏輯位準與比較資料COMP_PDATA之邏輯位準區別。
此處，資料儲存單元321包括多用途暫存器3212及資料鎖存器3214。
在資料儲存單元321之組件當中，多用途暫存器3212在測試準備操作週期中儲存自半導體控制器300所施加之比較資料COMP_PDATA。
在資料儲存單元321之組件當中，資料鎖存器3214鎖存比較資料COMP_SDATA。
僅供參考，比較資料可劃分為自半導體控制器300所施加之比較資料COMP_PDATA、儲存於半導體裝置320之多用途暫存器3212中的比較資料COMP_SDATA，及經由半導體裝置320之資料鎖存器3214鎖存的比較資料COMP_DATA。此等三個比較信號根據操作程序係用於說明之目的，且該三個比較信號之值彼此相同。因此，比較資料將在以下描述中被稱為比較資料COMP_DATA。比較資料COMP_DATA可為包括複數個位元之信號。
半導體裝置320之測試操作單元324回應於資料參考電壓VREF_DQ之邏輯位準而在每一設定時間點判定自半導體控制器300所施加之測試資料TS_PDATA之邏輯位準。測試操作單元324藉由比較該比較資料COMP_DATA之邏輯位準與該測試資料TS_DATA而產生測試結果信號TS_RESULT。
此處，測試操作單元324包括資料參考電壓輸出單元3242、邏輯位準決策單元3244及測試結果信號產生單元3246。
在測試操作單元324之組件當中，資料參考電壓輸出單元3242在測試操作週期期間回應於自半導體控制器300所施加之位準測試碼TS_LVCD<0：N>而判定在高於接地電壓VSS之電壓位準的最小電壓位準與低於電源電壓VDD之電壓位準的最大電壓位準之間的參考電壓VREF_DQ之電壓位準。舉例而言，若位準測試碼TS_LVCD<0：N>係由6位元碼TS_LVCD<0：5>構成且具有最小值(亦即，TS_LVCD<0：5>='000000')，則資料參考電壓輸出單元3242將參考電壓VREF_DQ之電壓位準設定為最小電壓位準。若位準測試碼TS_LVCD<0：N>具有最大值(亦即，TS_LVCD<0：5>='111111')，則資料參考電壓輸出單元3242將參考電壓VREF_DQ之電壓位準設定為最大電壓位準。若位準測試碼TS_LVCD<0：N>具有在最大值與最小值之間的中間值(例如，TS_LVCD<0：5>='011111')，則資料參考電壓輸出單元3242將參考電壓VREF_DQ之電壓位準設定為藉由將最大電壓位準與最小電壓位準之總和減半所獲得的電壓位準。
在測試操作單元324之組件當中，邏輯位準決策單元3244回應於參考電壓VREF_DQ之電壓位準而判定在於測試操作週期中所設定之每一時間點所施加之測試資料TS_PDATA之邏輯位準。
更具體言之，若在每一設定時間點所施加之測試資料TS_PDATA之電壓位準高於資料參考電壓VREF_DQ之電壓位準，則邏輯位準決策單元3244將所輸出之測試資料TS_DATA的邏輯位準設定為邏輯高位準。若在每一設定時間點所施加之測試資料TS_PDATA之電壓位準低於資料參考電壓VREF_DQ之電壓位準，則邏輯位準決策單元3244將所輸出之測試資料TS_DATA的邏輯位準設定為邏輯低位準。
將一起描述半導體裝置320中之資料參考電壓輸出單元3242及邏輯位準決策單元3244的操作。
隨著自半導體控制器300所施加之位準測試碼TS_LVCD<0：N>的值改變，資料參考電壓輸出單元3242亦改變資料參考電壓VREF_DQ之電壓位準，且邏輯位準決策單元3244回應於資料參考電壓VREF_DQ之電壓位準而判定自半導體控制器300所施加之測試資料TS_DATA的邏輯位準。
因此，測試資料TS_DATA之邏輯位準可取決於自半導體控制器300所施加之位準測試碼TS_LVCD<0：N>的值而改變。
僅供參考，測試資料可劃分為自半導體控制器300所施加之測試資料TS_PDATA，及具有由邏輯位準決策單元3244所判定之邏輯位準的測試資料TS_DATA。此等兩個測試資料信號根據操作程序係用於說明之目的，且該等信號之值彼此相同。因此，測試資料將在以下描述中被稱為測試資料TS_DATA。測試資料TS_DATA可為包括複數個位元之信號。
半導體裝置320之測試結果信號產生單元3246產生測試結果信號TS_RESULT，該測試結果信號TS_RESULT在自邏輯位準決策單元3244所輸出之測試資料TS_DATA的邏輯位準與儲存於資料儲存單元321中之比較資料COMP_DATA的邏輯位準相同時經啟動。
返回參看圖1C，將描述測試結果信號產生單元3246之詳細電路。亦即，當測試資料TS_DATA之位元TS_DATA<1>、TS_DATA<2>、TS_DATA<3>、TS_DATA<4>、TS_DATA<5>、TS_DATA<6>、TS_DATA<7>及TS_DATA<8>的邏輯位準分別對應於分別比較資料COMP_DATA之位元COMP_DATA<1>、COMP_DATA<2>、COMP_DATA<3>、COMP_DATA<4>、COMP_DATA<5>、COMP_DATA<6>、COMP_DATA<7>及COMP_DATA<8>的邏輯位準時，測試結果信號產生單元146啟動以取消啟動狀態初始化之測試結果信號TS_RESULT。
僅供參考，圖1C說明測試資料TS_DATA及比較資料COMP_DATA中之每一者係由8個位元構成之信號。然而，若測試資料或比較資料為具有多於8個位元或少於8個位元之信號，則可修改電路。
儘管圖1C說明測試資料TS_DATA之位元分別直接與比較資料COMP_DATA之彼等位元比較，但任何比較方法可包括於本發明的範疇中，只要比較方法為可比較測試資料TS_DATA之邏輯位準與比較資料COMP_DATA之邏輯位準的比較方法即可。舉例而言，比較藉由壓縮由複數個位元構成之測試資料TS_DATA所獲得的結果與藉由壓縮由複數個位元構成之比較資料COMP_DATA所獲得的結果之方法可包括於本發明之範疇中。
將一起描述資料參考電壓輸出單元3242、邏輯位準決策單元3244及測試結果信號產生單元3246之操作。隨著位準測試碼TS_LVCD<0：N>之值改變，資料參考電壓輸出單元3242亦改變資料參考電壓VREF_DQ之電壓位準，且邏輯位準決策單元3244回應於資料參考電壓VREF_DQ之電壓位準而判定測試資料TS_DATA之邏輯位準。測試結果信號產生單元3246比較測試資料TS_DATA之邏輯位準與比較資料COMP_DATA之邏輯位準，且在測試資料TS_DATA與比較資料COMP_DATA相同時啟動測試結果信號TS_RESULT。
當測試資料TS_DATA及比較資料COMP_DATA係如上文所述經由資料輸入緩衝器322而自半導體控制器300輸入時，測試資料TS_DATA及比較資料COMP_DATA具有相同資料型樣。因此，當比較測試資料TS_DATA與比較資料COMP_DATA之電壓位準擺動型樣時，該等電壓位準擺動型樣彼此相同。
然而，由於使比較資料COMP_DATA之電壓位準擺動處於電源電壓VDD與接地電壓VSS之間，因此正確地決定比較資料COMP_DATA之邏輯位準。另一方面，由於測試資料TS_DATA之邏輯位準係基於資料參考電壓VREF_DQ之電壓位準(其係回應於位準測試碼TS_LVCD<0：N>而波動)而決定，因此測試資料TS_DATA之邏輯位準可取決於位準測試碼TS_LVCD<0：N>之值而具有不同於比較資料COMP_DATA之值。
因此，在於自半導體控制器300輸入時已具有相同電壓位準擺動型樣之比較資料COMP_DATA及測試資料TS_DATA具有不同邏輯位準的情況下，用於決定測試資料TS_DATA之邏輯位準的資料參考電壓VREF_DQ之電壓位準處於不正確狀態。相反，在於自半導體控制器300輸入時已具有相同電壓位準擺動型樣之比較資料COMP_DATA及測試資料TS_DATA具有相同邏輯位準的情況下，用於決定測試資料TS_DATA之邏輯位準的資料參考電壓VREF_DQ之電壓位準處於正確狀態。
更具體言之，當自半導體裝置320之測試結果信號產生單元3246所輸出的測試結果信號TS_RESULT並未啟動時，意謂資料參考電壓VREF_DQ具有異常位準。相反，當自測試結果信號產生單元3246所輸出之測試結果信號TS_RESULT經啟動時，意謂資料參考電壓VREF_DQ具有正常位準。
換言之，當自半導體裝置320之測試結果信號產生單元3246所輸出的測試結果信號TS_RESULT並未啟動時，意謂位準測試碼TS_LVCD<0：N>具有異常值。相反，當自測試結果信號產生單元3246所輸出之測試結果信號TS_RESULT經啟動時，意謂位準測試碼TS_LVCD<0：N>具有正常值。
半導體裝置320之測試操作感測信號產生單元326產生測試操作感測信號TS_SENS，該測試操作感測信號TS_SENS係回應於測試進入命令TS_ENTRY而啟動且回應於測試結果信號TS_RESULT而取消啟動。
返回參看圖1D，將描述測試操作感測信號產生單元326之詳細電路。具體言之，測試操作感測信號產生單元326包括PMOS電晶體P1及P2以及NMOS電晶體N1及N2。PMOS電晶體P1及P2判定：在測試啟用信號TS_ENABLE經啟動時，測試操作感測信號TS_SENS在測試操作週期中回應於測試結果信號TS_RESULT而取消啟動至邏輯高位準。NMOS電晶體N1及N2判定：在測試啟用信號TS_ENABLE經啟動時，測試操作感測信號TS_SENS在測試操作週期中回應於測試進入命令TS_ENTRY而啟動至邏輯低位準。
因此，測試操作感測信號產生單元326允許測試操作感測信號TS_SENS(其在初始狀態下取消啟動至邏輯高位準)回應於經雙態觸發為邏輯高位準之測試進入命令TS_ENTRY而啟動至邏輯低位準。測試操作感測信號產生單元326允許測試操作感測信號TS_SENS回應於經雙態觸發為邏輯低位準之測試結果信號TS_RESULT而取消啟動至邏輯高位準。
測試操作感測信號TS_SENS自邏輯低位準之啟動狀態至邏輯高位準之取消啟動狀態的轉變意謂：資料參考電壓VREF_DQ自資料參考電壓VREF_DQ具有異常位準之狀態改變為資料參考電壓VREF_DQ具有正常位準之狀態。
換言之，測試操作感測信號TS_SENS自邏輯低位準之啟動狀態至邏輯高位準之取消啟動狀態的轉變意謂：位準測試碼TS_LVCD<0：N>自位準測試碼TS_LVCD<0：N>具有異常值之狀態改變為位準測試碼TS_LVCD<0：N>具有正常值之狀態。
由於測試操作感測信號TS_SENS係在測試進入命令TS_ENTRY經雙態觸發至邏輯高位準時啟動至邏輯低位準，因此自測試操作感測信號TS_SENS啟動至邏輯低位準之時間點至測試操作感測信號TS_SENS取消啟動至邏輯高位準之時間點的週期為對位準測試碼TS_LVCD<0：N>之值及資料參考電壓VREF_DQ之位準執行訓練測試的週期。
訓練測試經執行以識別位準測試碼TS_LVCD<0：N>之哪一值具有正常值，同時在值之特定範圍內順序地改變位準測試碼TS_LVCD<0：N>之值。
類似地，訓練測試經執行以識別資料參考電壓VREF_DQ之哪一電壓位準具有正常電壓位準，同時在電壓位準之特定範圍內順序地改變資料參考電壓VREF_DQ之電壓。
結果，測試操作感測信號TS_SENS之啟動週期的長度可為資料參考電壓VREF_DQ之電壓位準經由訓練測試達到目標位準之時間。
圖3B中所說明之半導體系統的組態幾乎與圖3A中所說明之半導體系統的組態相同。然而，在圖3B中所說明之半導體系統中，啟動週期計數器329進一步包括於半導體裝置320中，且計數時間表309替代感測單元308而包括於半導體控制器300中。
具體言之，半導體裝置320之啟動週期計數器329對源時脈CLK在測試操作感測信號TS_SENS之啟動週期期間雙態觸發之次數進行計數，且隨後經由設定輸出墊PAD將計數值TS_CNT輸出至半導體控制器300。
直至位準測試碼TS_LVCD<0：N>之值達到目標值所花費的時間係藉由計數值TS_CNT表示。計數值TS_CNT係自半導體裝置320提供、且先前由啟動週期計數器329感測，且儲存於半導體控制器300之計數時間表309中。若計數值TS_CNT係自半導體裝置320提供，則可立即感測直至位準測試碼TS_LVCD<0：N>之值達到目標值所花費的時間。
如上文所述，在用於產生資料參考電壓VREF_DQ且決定自在半導體裝置外部之電路所施加之資料的邏輯位準的半導體裝置中，藉由對資料參考電壓VREF_DQ之電壓位準之改變執行訓練測試所獲得的結果可轉換為輸出脈衝之啟動週期的長度，且所轉換之長度可輸出至在半導體裝置外部之電路。
更具體言之，當在半導體裝置外部之電路中感測到諸如資料參考電壓VREF_DO之電壓位準達到目標位準之時間的具有極小單位的參數時，可感測自半導體裝置所輸出之脈衝之啟動週期的長度。因此，感測結果不受監視墊及感測設備之電容性及負載元件影響。
因此，可在半導體裝置外部之電路處極精確地感測具有極小單位的參數。
此外，當感測自半導體裝置所輸出之脈衝之啟動週期的長度時，可隨著待感測之操作頻率增大而精確地感測脈衝之啟動週期的長度。因此，甚至當半導體系統之操作頻率極高時，仍可執行穩定的感測操作。
儘管已關於特定實施例描述了本發明，但熟習此項技術者將顯而易見，在不脫離如以下申請專利範圍中所界定之本發明之精神及範疇的情況下，可進行各種改變及修改。
舉例而言，說明於本發明之前述實施例中的邏輯閘及電晶體中之每一者的位置及類型可根據輸入至其之信號的極性而不同地實施。
100‧‧‧資料儲存單元
102‧‧‧多用途暫存器
104‧‧‧資料鎖存器
110‧‧‧模式暫存器設定(MRS)
120‧‧‧資料輸入緩衝器
140‧‧‧測試操作單元
142‧‧‧資料參考電壓輸出單元
144‧‧‧邏輯位準決策單元
146‧‧‧測試結果信號產生單元
160‧‧‧測試操作感測信號產生單元
190‧‧‧啟動週期計數器
300‧‧‧半導體控制器
302‧‧‧資料產生單元
304‧‧‧命令產生單元
306‧‧‧碼產生單元
308‧‧‧感測單元
309‧‧‧計數時間表
320‧‧‧半導體裝置
321‧‧‧資料儲存單元
322‧‧‧資料輸入緩衝器
323‧‧‧模式暫存器設定(MRS)
324‧‧‧測試操作單元
326‧‧‧測試操作感測信號產生單元
329‧‧‧啟動週期計數器
3212‧‧‧多用途暫存器
3214‧‧‧資料鎖存器
3242‧‧‧資料參考電壓輸出單元
3244‧‧‧邏輯位準決策單元
3246‧‧‧測試結果信號產生單元
N1‧‧‧NMOS電晶體
N2‧‧‧NMOS電晶體
P1‧‧‧PMOS電晶體
P2‧‧‧PMOS電晶體
PAD‧‧‧設定輸出墊
圖1A及圖1B為說明根據本發明之實施例的半導體裝置之組態的方塊圖。
圖1C為說明圖1A及圖1B中所說明之測試結果信號產生單元的電路圖。
圖1D為說明圖1A及圖1B中所說明之測試操作感測信號產生單元的電路圖。
圖2為說明根據本發明之實施例的圖1A至圖1D中所說明之半導體裝置之操作的時序圖。
圖3A及圖3B為說明根據本發明之實施例的具有圖1A及圖1B中所說明之半導體裝置之半導體系統的方塊圖。
100‧‧‧資料儲存單元
102‧‧‧多用途暫存器
104‧‧‧資料鎖存器
110‧‧‧模式暫存器設定(MRS)
120‧‧‧資料輸入緩衝器
140‧‧‧測試操作單元
142‧‧‧資料參考電壓輸出單元
144‧‧‧邏輯位準決策單元
146‧‧‧測試結果信號產生單元
160‧‧‧測試操作感測信號產生單元
PAD‧‧‧設定輸出墊

权利要求:
Claims (25)
[1] 一種半導體裝置，其包含：一資料儲存單元，其經組態以接收輸入資料，以邏輯位準之間的一第一電壓位準差輸出該輸入資料，且輸出邏輯位準與該輸入資料之邏輯位準區別的比較資料；一測試操作單元，其經組態以在藉由一測試進入命令及一測試退出命令所界定之一測試操作週期期間回應於電壓位準係回應於一位準測試碼判定的一資料參考電壓而週期性地判定測試資料之一邏輯位準，且藉由比較該比較資料之一邏輯位準與該測試資料之該邏輯位準而產生一測試結果信號；及一測試操作感測信號產生單元，其經組態以產生一測試操作感測信號，該測試操作感測信號係回應於該測試進入命令而啟動且回應於該測試結果信號而取消啟動。
[2] 如請求項1之半導體裝置，其進一步包含一輸出墊，該輸出墊經組態以輸出該測試操作感測信號。
[3] 如請求項1之半導體裝置，其進一步包含：一啟動週期計數器，其經組態以對一源時脈在該測試操作感測信號之一啟動週期期間雙態觸發的次數進行計數；及一輸出墊，其經組態以輸出藉由該啟動週期計數器所計數之一值。
[4] 如請求項1之半導體裝置，其中該資料儲存單元包含：一多用途暫存器，其經組態以儲存在一測試準備操作週期中所施加之該輸入資料；及一資料鎖存器，其經組態以將儲存於該多用途暫存器中之該輸入資料鎖存在一電源電壓與一接地電壓之間且輸出該比較資料。
[5] 如請求項1之半導體裝置，其中該測試操作單元包含：一資料參考電壓輸出單元，其經組態以回應於該位準測試碼而判定在一最小電壓位準與一最大電壓位準之間的該資料參考電壓之該電壓位準；一邏輯位準決策單元，其經組態以回應於該資料參考電壓之該電壓位準而判定在該測試操作週期中週期性地施加之該測試資料的該邏輯位準；及一測試結果信號產生單元，其經組態以產生在該邏輯位準決策單元之一輸出的一邏輯位準與該比較資料之邏輯位準相同時經啟動的該測試結果信號。
[6] 如請求項5之半導體裝置，其中該最小電壓位準高於該接地電壓，且該最大電壓位準低於該電源電壓。
[7] 一種半導體系統，其包含：一半導體控制器，其經組態以在一測試準備操作週期期間輸出比較資料，在一測試操作週期期間輸出值週期性地改變之一位準測試碼及測試資料，且回應於一半導體裝置之一輸出信號而感測該位準測試碼達到一目標值所花費的一時間；及該半導體裝置，其經組態以在該測試準備操作週期期間儲存該比較資料之一邏輯位準，在該測試操作週期期間回應於該位準測試碼而判定一資料參考電壓之一電壓位準，回應於該資料參考電壓而決定該測試資料之一邏輯位準，且藉由比較該測試資料之該邏輯位準與該比較資料之該邏輯位準而產生該輸出信號。
[8] 如請求項7之半導體系統，其中該半導體控制器藉由產生測試準備進入/退出命令及將該等所產生之測試準備進入/退出命令提供至該半導體裝置而界定該測試準備操作週期，且該半導體控制器藉由產生測試進入/退出命令及將該等所產生之測試進入/退出命令提供至該半導體裝置而界定該測試操作週期。
[9] 如請求項7之半導體系統，其中該半導體裝置包含：一資料儲存單元，其經組態以接收在該測試準備操作週期中所施加之該比較資料，以邏輯位準之間的一第一電壓位準差輸出輸入資料，且輸出邏輯位準與該所接收之比較資料區別的擺動比較資料；一測試操作單元，其經組態以在該測試操作週期期間回應於該位準測試碼而判定該資料參考電壓之該電壓位準，回應於該資料參考電壓而決定該測試資料之該邏輯位準，且藉由比較該測試資料之該邏輯位準與該比較資料之該邏輯位準而產生一測試結果信號；及一測試操作感測信號產生單元，其經組態以產生一測試操作感測信號作為該輸出信號，該測試操作感測信號係回應於一測試進入命令而啟動且回應於該測試結果信號而取消啟動。
[10] 如請求項9之半導體系統，其中該半導體裝置進一步包含一輸出墊，該輸出墊經組態以將該測試操作感測信號輸出至該半導體系統。
[11] 如請求項10之半導體系統，其中該半導體系統感測自該測試進入命令產生之時間點至自該半導體裝置所提供之該測試操作感測信號經取消啟動的時間點之一時間，且設定該所感測之時間作為直至該位準測試碼達到該目標值所花費的一時間。
[12] 如請求項9之半導體系統，其中該半導體裝置進一步包含：一啟動週期計數器，其經組態以對一源時脈在該測試操作感測信號之一啟動週期期間雙態觸發的次數進行計數；及一輸出墊，其經組態以將藉由該啟動週期計數器所計數之一值輸出至該半導體系統。
[13] 如請求項11之半導體系統，其中該半導體系統回應於含有所判定值之一計數時間表而計算直至該位準測試碼達到該目標值所花費之該時間，該時間對應於自該半導體裝置所提供之該計數值。
[14] 如請求項9之半導體系統，其中該資料儲存單元包含：一多用途暫存器，其經組態以儲存在該測試準備操作週期期間自該半導體控制器所施加之該比較資料；及一資料鎖存器，其經組態以間將儲存於該多用途暫存器中之該比較資料鎖存在一電源電壓與一接地電壓之間。
[15] 如請求項9之半導體系統，其中該測試操作單元包含：一資料參考電壓輸出單元，其經組態以無論何時自該半導體控制器所施加之該位準測試碼的一值在該測試操作週期期間改變而改變該資料參考電壓之該電壓位準，且輸出該資料參考電壓的該改變之電壓位準；一邏輯位準決策單元，其經組態以回應於自該資料參考電壓輸出單元所輸出之該資料參考電壓之該電壓位準而判定在該測試操作週期期間週期性地自該半導體控制器所施加之該測試資料的該邏輯位準；及一測試結果信號產生單元，其經組態以產生在該邏輯位準決策單元之一輸出的邏輯位準與該比較資料相同時經啟動的該測試結果信號。
[16] 如請求項15之半導體系統，其中該資料參考電壓輸出單元在該半導體控制器將該位準測試碼之該值自一第二最小值增大至大於該第二最小值且與一最大值相同或小於該最大值的一值時將該資料參考電壓之該電壓位準自高於一接地電壓之一第一最小電壓位準改變為低於一電源電壓之一目標電壓位準。
[17] 如請求項15之半導體系統，其中該資料參考電壓輸出單元在該半導體控制器將該位準測試碼之該值自一第二最大值減小至小於該第二最大值且與一最小值相同或大於該最小值的一值時將該資料參考電壓之該電壓位準自低於一電源電壓之一第一最大電壓位準改變為高於一接地電壓之一目標電壓位準。
[18] 一種用於操作一半導體系統之方法，該方法包含：回應於來自一半導體控制器之一測試準備進入命令、比較資料及一測試準備退出命令而進入一半導體裝置之一測試準備週期，藉由控制該半導體裝置中之該比較資料的邏輯位準而儲存該比較資料，且自該半導體裝置之該測試準備操作週期退出；自該半導體控制器輸出一測試進入命令，自該半導體控制器輸出具有週期性地改變之一值的一位準測試碼及對應於週期之數目的測試資料，且在輸出一測試進入命令之一測試操作之後自該半導體控制器輸出一測試退出命令；在回應於該測試進入命令及該測試退出命令而界定之一測試操作週期中回應於該位準測試碼及該測試資料而週期性地判定該半導體裝置中之一資料參考電壓的一電壓位準，基於該半導體裝置中之該資料參考電壓而決定該測試資料之一邏輯位準，且藉由比較該測試資料之該邏輯位準與該比較資料而自該半導體裝置輸出一測試操作感測信號；及回應於該測試操作感測信號而判定直至該位準測試碼之該值在該半導體控制器中達到一目標值所花費的一時間。
[19] 如請求項18之方法，其中藉由該半導體裝置所進行之該測試資料之該邏輯位準與該比較資料的該比較包含：無論何時該位準測試碼之該值在該半導體控制器中改變而改變該資料參考電壓之該電壓位準；回應於該資料參考電壓之該電壓位準而判定該測試資料之該邏輯位準；產生在該測試資料之該所判定之邏輯位準與該比較資料之邏輯位準相同時經啟動的一測試結果信號；及產生回應於該測試進入命令而啟動且回應於該測試結果信號而取消啟動的該測試操作感測信號。
[20] 如請求項19之方法，其中該測試資料之該邏輯位準與該比較資料之邏輯位準的該比較進一步包含：經由一輸出墊將該測試操作感測信號提供至該半導體控制器。
[21] 如請求項20之方法，其中在直至該位準測試碼之該值達到該目標值所花費之該時間的該判定中，該半導體控制器感測自該測試進入命令在該半導體控制器中產生之一時間點至該經取消啟動之測試操作感測信號自該半導體裝置提供的一時間點之一時間，且設定該所感測之時間作為該位準測試碼之該值達到該目標值所花費之該時間。
[22] 如請求項19之方法，其中藉由該半導體裝置所進行之該測試資料之該邏輯位準與該比較資料之邏輯位準的該比較包含：對一源時脈在該測試操作感測信號之啟動週期期間雙態觸發之次數進行計數；及經由一輸出墊將該計數值提供至該半導體控制器。
[23] 如請求項22之方法，其中在直至該位準測試碼之該值達到該目標值所花費之該時間的該判定中，該半導體裝置回應於含有所判定值之一計數時間表而計算直至該位準測試碼達到該目標值所花費之該時間，該時間對應於自該半導體裝置所提供之該計數值。
[24] 如請求項19之方法，其中在該資料參考電壓之該電壓位準的該改變中，該半導體裝置在該半導體控制器將該位準測試碼之該值自一第二最小值增大至大於該第二最小值的一值時將該資料參考電壓之該電壓位準自高於一接地電壓之一第一最小電壓位準改變為低於一電源電壓之一目標電壓位準，該值與一最大值相同或小於該最大值。
[25] 如請求項19之方法，其中在該資料參考電壓之該電壓位準的該改變中，該半導體裝置在該半導體控制器將該位準測試碼之該值自一第二最大值減小至小於該第二最大值的一值時將該資料參考電壓之該電壓位準自低於一電源電壓之一第一最大電壓位準改變為高於一接地電壓之一目標電壓位準，該值與一最小值相同或大於該最小值。

类似技术:

公开号 | 公开日 | 专利标题

TWI541824B|2016-07-11|半導體裝置，具有該裝置之半導體系統及其操作方法

US7459983B2|2008-12-02|Temperature detecting semiconductor device

JP5084118B2|2012-11-28|半導体装置のクロック発振器

US20050018513A1|2005-01-27|Temperature detection circuit and temperature detection method

US20060126412A1|2006-06-15|Integrated circuit device having a test circuit to measure AC characteristics of internal memory macro

US9742406B2|2017-08-22|Circuit skew compensation trigger system

TWI658699B|2019-05-01|輸入緩衝器中之偏移電壓調整之裝置

US8208336B2|2012-06-26|Fuse circuit and semiconductor device having the same

TW201601159A|2016-01-01|具有熔絲陣列的半導體裝置及其運算方法

KR100798804B1|2008-01-29|반도체 메모리 장치

JP2010171793A|2010-08-05|半導体装置

JP2000036732A|2000-02-02|パワーオンリセット回路並びに半導体装置

KR101153803B1|2012-07-03|반도체 장치의 퓨즈 회로

US9536625B1|2017-01-03|Circuitry and method for critical path timing speculation in RAMs

KR100897297B1|2009-05-14|반도체 집적회로의 리셋 신호 생성 장치 및 방법

KR20120004017A|2012-01-12|동적 전압 조정 모드 판별 장치와 방법 및 이를 이용한 펌핑 전압 감지 장치와 방법

TW201633170A|2016-09-16|選通訊號間隔檢測電路及包括其的記憶體系統

JP2001036008A|2001-02-09|半導体集積回路

US9659667B2|2017-05-23|Circuit for reading one time programmable memory

KR102127979B1|2020-06-30|반도체 장치

US6628559B2|2003-09-30|Semiconductor memory device having refreshing function

US20190317139A1|2019-10-17|Semiconductor device

KR20060104891A|2006-10-09|오버드라이빙 구조를 갖는 반도체메모리소자

US10276257B2|2019-04-30|Semiconductor device and system relating to the reduction of test time in a ring oscillator burn-in test

KR20070119214A|2007-12-20|반도체 장치의 초기화 회로

同族专利:

公开号 | 公开日

TWI541824B|2016-07-11|

JP2013101738A|2013-05-23|

CN103093833B|2017-05-03|

JP5975720B2|2016-08-23|

US20130114351A1|2013-05-09|

CN103093833A|2013-05-08|

US8659962B2|2014-02-25|

KR20130050776A|2013-05-16|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

TWI746523B|2016-03-02|2021-11-21|英商Ａｒｍ股份有限公司|暫存器存取控制|US6178532B1|1998-06-11|2001-01-23|Micron Technology, Inc.|On-chip circuit and method for testing memory devices|

JP2000076853A|1998-06-17|2000-03-14|Mitsubishi Electric Corp|同期型半導体記憶装置|

JP2001255948A|2000-03-08|2001-09-21|Nec Corp|コンパレータ基準電圧調整装置|

JP2003022698A|2001-07-09|2003-01-24|Mitsubishi Electric Corp|半導体記憶装置|

JP4346373B2|2002-10-31|2009-10-21|株式会社ルネサステクノロジ|半導体装置|

US6940777B2|2002-10-31|2005-09-06|Renesas Technology Corp.|Semiconductor device and semiconductor memory device provided with internal current setting adjustment circuit|

KR101519491B1|2008-09-12|2015-05-12|삼성전자주식회사|누적 테스트를 위한 반도체 메모리 장치 및 이를 포함하는 시스템|

KR101010947B1|2008-12-26|2011-01-25|주식회사 하이닉스반도체|반도체 메모리 장치|

KR20120117347A|2011-04-15|2012-10-24|에스케이하이닉스 주식회사|반도체 메모리 장치 및 그의 테스트 방법|KR20150049773A|2013-10-31|2015-05-08|에스케이하이닉스 주식회사|반도체 메모리 장치|

JP6481312B2|2014-09-29|2019-03-13|株式会社ソシオネクスト|受信回路|

KR102225314B1|2014-11-17|2021-03-10|에스케이하이닉스 주식회사|반도체 장치 및 동작 방법|

KR102282401B1|2015-01-02|2021-07-26|삼성전자주식회사|기준 전압 트레이닝 장치 및 방법|

KR20160122586A|2015-04-14|2016-10-24|에스케이하이닉스 주식회사|반도체장치 및 이를 포함하는 반도체시스템|

CN106328211B|2015-06-15|2021-06-08|中兴通讯股份有限公司|一种实现时序测试的方法及装置|

KR20160148788A|2015-06-16|2016-12-27|에스케이하이닉스 주식회사|반도체장치 및 반도체시스템|

KR20170030254A|2015-09-09|2017-03-17|에스케이하이닉스 주식회사|전원전압 센싱 장치|

KR20180055148A|2016-11-16|2018-05-25|에스케이하이닉스 주식회사|반도체장치 및 반도체시스템|

KR20180112460A|2017-04-04|2018-10-12|에스케이하이닉스 주식회사|반도체 장치|

法律状态:
2019-04-11| MM4A| Annulment or lapse of patent due to non-payment of fees|

优先权:

申请号 | 申请日 | 专利标题

KR1020110116017A|KR20130050776A|2011-11-08|2011-11-08|반도체 장치와 반도체 장치를 포함하는 반도체 시스템 및 그 동작방법|

[返回顶部]